

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-181967

(43)Date of publication of application : 11.07.1997

(51)Int.Cl.

H04N 5/253
H04N 7/01

(21)Application number : 07-340411

(71)Applicant : NIPPON TELEVISION NETWORK CORP

(22)Date of filing : 27.12.1995

(72)Inventor : KIKUCHI HIDEHIKO
ISHIDA MASAYUKI

(54) TELECINE SIGNAL CONVERSION METHOD AND UP-CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To convert an interlace telecine signal into a noninterlace scanning telecine signal without using an expensive noninterlace scanning system telecine device.

SOLUTION: With respect to an interlace telecine signal generated by a 2-3 pull-down system where a 1st frame image is converted into 1st and 2nd field interlace signals and a 2nd frame image in succession to the 1st frame is converted into 3rd, 4th and 5th field interlace signals, a 1st field image signal and a 2nd field image signal specified based on a pull-down phase at which the interlace telecine signal is detected are synthesized to generate 1st frame and 2nd frame image signals of a noninterlace scanning telecine signal. Then a 3rd field image signal and a 4th field image signal specified based on a pull-down phase at which the interlace telecine signal is detected are composited to generate 3rd, 4th and 5th frame image signals of a noninterlace scanning telecine signal.

LEGAL STATUS

[Date of request for examination] 10.01.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2906332

[Date of registration] 02.04.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-181967

(43) 公開日 平成9年(1997)7月11日

(51) Int.Cl.⁶H 0 4 N 5/253
7/01

識別記号

庁内整理番号

F I

H 0 4 N 5/253
7/01

技術表示箇所

G

審査請求 有 請求項の数 7 O L (全 11 頁)

(21) 出願番号

特願平7-340411

(22) 出願日

平成7年(1995)12月27日

(71) 出願人 000229276

日本テレビ放送網株式会社

東京都千代田区二番町14番地

(72) 発明者 菊地 秀彦

東京都千代田区二番町14番地 日本テレビ
放送網株式会社技術局技術開発センター内

(72) 発明者 石田 昌之

東京都千代田区二番町14番地 日本テレビ
放送網株式会社技術局技術開発センター内

(74) 代理人 弁理士 宇高 克己


(54) 【発明の名称】 テレシネ信号変換方法、及びアップコンバータ

(57) 【要約】

(修正有)

【課題】 高価な順次走査方式のテレシネ装置を用いず、インタレーステレシネ信号を順次走査テレシネ信号に変換する技術を提供する。

【解決手段】 第1のコマの画像を第1及び第2のフィールドのインタレース信号に変換し、第1のコマに続く第2のコマの画像を第3、第4及び第5のフィールドのインタレース信号に変換する2-3ブルダウン方式により生成されたインタレーステレシネ信号について、インタレーステレシネ信号の検出されたブルダウン位相に基づいて、特定された第1のフィールドの画像信号と第2のフィールドの画像信号とを合成して、順次走査テレシネ信号の第1のフレーム及び第2のフレームの画像信号とを生成する工程と、検出されたブルダウン位相に基づいて、特定された第3のフィールドの画像信号と第4のフィールドの画像信号とを合成して、順次走査テレシネ信号の第3、第4及び第5のフレームの画像信号を生成する工程を含む。



【特許請求の範囲】

【請求項1】 第1のコマの画像を第1及び第2のフィールドのインタレース信号に変換し、前記第1のコマに続く第2のコマの画像を第3、第4及び第5のフィールドのインタレース信号に変換する2-3ブルダウン方式により生成されたインタレースステレシネ信号を、順次走査ステレシネ信号に変換するステレシネ信号変換方法であって、

前記インタレースステレシネ信号のブルダウン位相を検出する工程と、

検出されたブルダウン位相に基づいて前記第1のフィールドと前記第2のフィールドとを特定し、特定された第1のフィールドの画像信号と第2のフィールドの画像信号とを合成して、順次走査ステレシネ信号の第1のフレームの画像信号と第2のフレームの画像信号とを生成する工程と、

検出されたブルダウン位相に基づいて前記第3のフィールドと前記第4のフィールドとを特定し、特定された第3のフィールドの画像信号と第4のフィールドの画像信号とを合成して、順次走査ステレシネ信号の第3のフレームの画像信号、第4のフレームの画像信号及び第5のフレームの画像信号を生成する工程とを有することを特徴とするステレシネ信号変換方法。

【請求項2】 インタレースステレシネ信号のブルダウン位相を検出する工程は、インタレースステレシネ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分に基づいて、ブルダウン位相を検出する工程であることを特徴とする請求項1のステレシネ信号変換方法。

【請求項3】 インタレースステレシネ信号のブルダウン位相を検出する工程は、インタレースステレシネ信号のタイムコード値に基づいて、ブルダウン位相を検出する工程であることを特徴とする請求項1又は請求項2のステレシネ信号変換方法。

【請求項4】 インタレースステレシネ信号のブルダウン位相を検出する工程は、インタレースステレシネ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分に基づいてブルダウン位相を検出する工程と、

検出されたブルダウン位相と同期した同期信号を前記インタレースステレシネ信号のタイムコード値に基づいて生成し、前記同期信号が示す位相を新たなブルダウン位相とする工程とを有することを特徴とする請求項1から請求項3のいずれかに記載のステレシネ信号変換方法。

【請求項5】 第1のコマの画像を第1及び第2のフィールドのインタレース信号に変換し、前記第1のコマに続く第2のコマの画像を第3、第4及び第5のフィールドのインタレース信号に変換する2-3ブルダウン方式により生成されたインタレースステレシネ信号を、順次走査ステレシネ信号に変換するアップコンバータであって、

前記インタレースステレシネ信号のブルダウン位相を検出し、このブルダウン位相と同期した同期信号を出力するブルダウン位相検出手段と、

前記同期信号に基づいて前記第1のフィールドと前記第2のフィールドとを特定し、特定された第1のフィールドの画像信号と第2のフィールドの画像信号とを合成して、順次走査ステレシネ信号の第1のフレームの画像信号と第2のフレームの画像信号とを生成する手段と、

前記同期信号に基づいて前記第3のフィールドと前記第4のフィールドとを特定し、特定された第3のフィールドの画像信号と第4のフィールドの画像信号とを合成して、順次走査ステレシネ信号の第3のフレームの画像信号、第4のフレームの画像信号及び第5のフレームの画像信号を生成する手段とを有することを特徴とするアップコンバータ。

【請求項6】 ブルダウン位相検出手段は、インタレースステレシネ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分を求める減算器と、前記差分と所定のしきい値とを比較し、前記差分が前記しきい値よりも小さい場合には同期信号を出力する手段とを有することを特徴とする請求項5のアップコンバータ。

【請求項7】 ブルダウン位相検出手段は、インタレースステレシネ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分を求める減算器と、前記差分と所定のしきい値とを比較し、前記差分が前記しきい値よりも小さい場合にはパルスを出力する手段と、前記インタレースステレシネ信号のタイムコード値に基づいて、前記パルスと同期した同期信号を生成する手段とを有することを特徴とする請求項5のアップコンバータ。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】 本発明はインタレース方式のテレビジョンシネマ信号（以下、インタレースステレシネ信号と言う）を順次走査方式のテレビジョンシネマ信号（以下、順次走査ステレシネ信号と言う）に変換する変換技術に関し、例えば映画フィルム等のように毎秒のコマ数がフィールド周波数よりも少ない画像から変換されたインタレースステレシネ信号を、順次走査ステレシネ信号に変換する技術に関する。

【0002】

【従来の技術】 従来より映画フィルム等から得られる画像をテレビ信号に変換する技術として2-3ブルダウン方式がある。この2-3ブルダウン方式は、映画フィルム等のように毎秒のコマ数がフィールド周波数よりも少ない画像からインタレース信号に変換する技術である。

【0003】例えば映画フィルムを考えると、映画フィルムは1秒間に24コマである。これに対し、現行のインタレース信号は1秒間に60フィールドである。従って、単に映画フィルムの画像をインタレース方式に変換すると、画像に不都合が生じる。そこで、上述した2-3ブルダウン方式により、映画フィルムにより得られる画像をインタレース方式に変換する。以下、図11を用いて、2-3ブルダウン方式を説明する。2-3ブルダウン方式では、最初の1コマをインタレース信号の2フィールドに対応させ、次の2コマをインタレース信号の3フィールドに対応させ、これを1/1.2秒毎に繰り返す。すなわち映画フィルムの2コマをインタレース信号の5フィールドに対応させ、これを一つのシーケンスとして処理していく。

【0004】例えば、図11に示すフィルムのコマA、B、C、D……と言う連続する画面において、1コマめのAというコマの画像情報Aは、インタレース方式の第1のフィールドI1の内容となる画像情報Aの奇数走査線の信号A1と、インタレース方式の第2のフィールドI2の内容となる画像情報A2の偶数走査線の信号とに変換される。

【0005】続いて、2コマめのBというコマの画像情報Bは、インタレース方式の第3のフィールドI3の内容となる画像情報B1の奇数走査線の信号と、インタレース方式の第4のフィールドI4の内容となる画像情報B2の偶数走査線の信号と、インタレース方式の第5のフィールドI5の内容となる画像情報B3の奇数走査線の信号とに変換される。

【0006】以下、3コマめ以降のC、D……も同様に変換される。

【0007】

【発明が解決しようとする課題】ところで、平成7年7月より放送が開始されているワイドクリアビジョン放送等の信号源は順次走査信号である。この為、順次走査信号を得る為の順次走査方式に対応したカメラや順次走査VTRが必要となってくる。同様に、映画フィルム等から順次走査テレビ信号を得る為には、順次走査カメラを使用したテレビ装置が必要である。

【0008】しかし、順次走査カメラを使用したテレビ装置は、従来から使用されているインタレース方式のテレビ装置等と比べて高価であり、現在、設置されている放送局はまだない。そこで、本発明の目的は、高価な順次走査方式のテレビ装置を用いず、インタレーステレビ信号を順次走査テレビ信号に変換する方法及び装置を提供することにある。

【0009】

【課題を解決するための手段】上記本発明は、第1のコマの画像を第1及び第2のフィールドのインタレース信号に変換し、前記第1のコマに続く第2のコマの画像を第3、第4及び第5のフィールドのインタレース信号に

変換する2-3ブルダウン方式により生成されたインタレーステレビ信号を、順次走査テレビ信号に変換するテレビ信号変換方法であって、前記インタレーステレビ信号のブルダウン位相を検出する工程と、検出されたブルダウン位相に基づいて前記第1のフィールドと前記第2のフィールドとを特定し、特定された第1のフィールドの画像信号と第2のフィールドの画像信号とを合成して、順次走査テレビ信号の第1のフレームの画像信号と第2のフレームの画像信号とを生成する工程と、検出されたブルダウン位相に基づいて前記第3のフィールドと前記第4のフィールドとを特定し、特定された第3のフィールドの画像信号と第4のフィールドの画像信号とを合成して、順次走査テレビ信号の第3のフレームの画像信号、第4のフレームの画像信号及び第5のフレームの画像信号を生成する工程とを有することを特徴とするテレビ信号変換方法によって達成される。

【0010】尚、上記インタレーステレビ信号のブルダウン位相を検出する第1の方法として、インタレーステレビ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分に基づいて、ブルダウン位相を検出する。具体的には差分がほぼ0となるタイミングで5フィールドのシーケンス（ブルダウン位相）を検出する。

【0011】又、上記インタレーステレビ信号のブルダウン位相を検出する第2の方法として、インタレーステレビ信号のタイムコード値に基づいて、ブルダウン位相を検出する。具体的には、インタレーステレビ信号に付随するフィールド毎のタイムコード値によって、5フィールドのシーケンス（ブルダウン位相）を検出する。

【0012】更に、上記インタレーステレビ信号のブルダウン位相を検出する方法として好ましくは、インタレーステレビ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分に基づいてブルダウン位相を検出し、検出されたブルダウン位相と同期した同期信号を前記インタレーステレビ信号のタイムコード値に基づいて生成し、前記同期信号が示す位相を新たなブルダウン位相とし、5フィールドのシーケンス（ブルダウン位相）を検出する。具体的には、まず上述した第1の方法により5フィールドのシーケンス（ブルダウン位相）を検出し、この5フィールドのシーケンスと同期した同期信号をインタレーステレビ信号のタイムコード値に基づいて生成する。このようにすれば、フィールドの差分が5フィールド毎にほぼ0とならない、すなわちブルダウン位相を誤検出するような同一の画像が連続する場合であっても、ブルダウン位相と同期したタイムコード値による同期信号により、正しくブルダウン位相を求めることが出来る。

【0013】上記本発明の目的は、第1のコマの画像を

第1及び第2のフィールドのインタレース信号に変換し、前記第1のコマに続く第2のコマの画像を第3、第4及び第5のフィールドのインタレース信号に変換する2-3ブルダウン方式により生成されたインタレーステレシネ信号を、順次走査テレシネ信号に変換するアップコンバータであって、前記インタレーステレシネ信号のブルダウン位相を検出し、このブルダウン位相と同期した同期信号を出力するブルダウン位相検出手段と、前記同期信号に基づいて前記第1のフィールドと前記第2のフィールドとを特定し、特定された第1のフィールドの画像信号と第2のフィールドの画像信号とを合成して、順次走査テレシネ信号の第1のフレームの画像信号と第2のフレームの画像信号とを生成する手段と、前記同期信号に基づいて前記第3のフィールドと前記第4のフィールドとを特定し、特定された第3のフィールドの画像信号と第4のフィールドの画像信号とを合成して、順次走査テレシネ信号の第3のフレームの画像信号、第4のフレームの画像信号及び第5のフレームの画像信号を生成する手段とを有することを特徴とするアップコンバータによって達成される。

【0014】尚、各フレームの画像信号を生成する手段としては、例えばインタレーステレシネ信号をフィールド毎に記憶するメモリと、記憶された信号から走査線1本毎に読み出し、奇数走査線と偶数走査線とを合成させる手段とから構成することが出来る。又、上記ブルダウン位相検出手段は、インタレーステレシネ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分を求める減算器と、前記差分と所定のしきい値とを比較し、前記差分が前記しきい値よりも小さい場合には同期信号を出力する手段とから構成することが出来る。尚、前記差分は二つのフィールドのそれぞれの画素の差分を取ることが好ましく、差が5%以上ある画素が全体の画素のうち5%以下であれば同期信号を出力するようにしきい値を設定する。

【0015】又、上記ブルダウン位相検出手段の更に好ましい構成として、インタレーステレシネ信号の所定のフィールドの画像信号と、この所定のフィールドから2フィールド前のフィールドの画像信号との差分を求める減算器と、前記差分と所定のしきい値とを比較し、前記差分が前記しきい値よりも小さい場合にはパルスを出力する手段と、前記インタレーステレシネ信号のタイムコード値に基づいて、前記パルスと同期した同期信号を生成する手段とから構成される。このようにすれば、同一の画像が連続する場合であっても、ブルダウン位相と同期したタイムコード値による同期信号により、正しくブルダウン位相を求めることが出来る。

【0016】

【発明の実施の形態】本発明の実施の形態を図面を参照して説明する。まず、テレシネ信号変換方法について、

図1を用いて説明する。本発明のテレシネ信号変換方法は、送信側（放送局側）においてインタレーステレシネ信号を順次走査テレシネ信号に変換するものである。

【0017】フィルムのコマA、B、C、D……と連続する画面から、従来の技術で説明した2-3ブルダウン方式に生成されたインタレーステレシネ信号を図1に示す。このインタレーステレシネ信号の1フィールドは1/60秒であり、2コマ分の画像が5フィールド分の画像に変換されている。例えば、1コマめの画像情報Aは、第1のフィールドI1の画像情報Aの奇数走査線信号A1と、第2のフィールドI2の画像情報Aの偶数走査線信号A2とに変換される。続いて、2コマめの画像情報Bは、第3のフィールドI3の画像情報Bの奇数走査線信号B1と、第4のフィールドI4の画像情報Bの偶数走査線信号B2と、インタレース方式の第5のフィールドI5の画像情報Bの奇数走査線信号B1とに変換される。

【0018】本実施の形態では、このようにして生成されたインタレーステレシネ信号を連続する5フィールドを一つのシーケンスとして、順次、順次走査テレシネ信号に変換していく。例えば、図2示される如く、第1のフィールドI1の奇数走査線信号A1と、第2のフィールドI2の偶数走査線信号A2とを合成して、順次走査テレシネ信号の第1のフレームP1の走査線信号Aを生成する。そして、この走査線信号を第2のフレームP2の走査線信号としても用いる。

【0019】又、第3のフィールドI3の奇数走査線信号B1と、第4のフィールドI4の偶数走査線信号B2とを合成して、順次走査テレシネ信号の第3のフレームP3の走査線信号Bを生成する。そして、この走査線信号を第4のフレームP4の走査線信号と、第5のフレームP5の走査線信号として用いる。上述の工程を行うには5フィールドのシーケンス、すなわちブルダウン位相を知る必要がある。

【0020】ブルダウン位相を知る方法として、図3に示される如く、現フィールドの信号と、この2フィールド前の信号との差分を取り、この差分があるしきい値よりも小さい場合、例えば差分が0の場合にパルス（同期信号）を発生させてブルダウン位相を検出する。これは、2-3ブルダウン方式の特色を生かしたものであり、5フィールドの一つのシーケンスにおいて、第3番目のフィールドと第5番目のフィールドの画像情報は同一である為、第3番目のフィールドの信号と第5番目のフィールドの信号との差分は0に近い値となるからである。

【0021】例えば、図3において、第3のフィールドI3の画像信号はB1であり、第5のフィールドI5の画像信号もB1である。従って、第3のフィールドI3の信号と第5のフィールドI5の信号との差分は0となる。この特性を用いて、差分が0となったタイミングで

同期信号を出力するようにすれば、5フィールドのシーケンス、すなわちブルダウン位相を知ることが出来る。

【0022】又、ブルダウン位相を知る別の方法として、インタレーステレシネ信号に付随するタイムコード信号で示される各フィールドのタイムコード値を用いる方法が考えられる。これは、インタレーステレシネ信号の各フィールドに対応したタイムコード値をカウントしていき、5フィールドの周期で同期信号を出力する。

【0023】例えば、図4に示される如く、タイムコード値を t_1 、 t_2 、 t_3 、 t_4 とカウントしていき、 t_5 となったら、同期信号を出力するようにすれば、5フィールドのシーケンス、すなわちブルダウン位相を知ることが出来る。但し、一つのシーケンスの一番先頭のフィールドからカウントしなければ、正確なブルダウン位相が得られない。従って、上述した差分を取る方法により、まず一番先頭のフィールドを発見し、その後タイムコード値による方法で同期信号を生成すれば、安定したブルダウン位相が得られる。

【0024】次に上述した方法を実際に行うアップコンバータについて説明する。図5はアップコンバータのブロック図である。図5中、51はブルダウン位相検出器であり、ブルダウン位相に対応した同期信号を出力する。52は順次走査化回路であり、インタレーステレシネ信号を同期信号に基づいて順次走査テレシネ信号に変換する。

【0025】図6はブルダウン位相検出器51の詳細なブロック図である。図6中、61は遅延回路である。この遅延回路61は、入力されたインタレーステレシネ信号を2フィールド分遅延する。62は減算器である。この減算器62は、インタレーステレシネ信号と、遅延回路61から出力される2フィールド分遅延されたインタレーステレシネ信号とを減算し、差分値を求める。すなわち、あるフィールドの信号と、このフィールドから2フィールド前の信号の差分を求める。尚、差分値は二つのフィールドのそれぞれの画素の差分を取る。

【0026】63は比較器である。この比較器63は、減算器62の出力信号(差分値)と予めセットされたしきい値とを比較し、差分の方が大きい場合にONとなる。尚、ここでは、画素の差分値が5%以上である画素が、全体の画素のうち5%以上ある場合にONとなる。64は反転器であり、比較器63からの出力を反転して出力する。従って、比較器63がOFFの場合のみ信号を出力、すなわち差分値がしきい値よりも小さい場合にのみ同期信号を出力する。

【0027】このようにして、ブルダウン位相検出器51は、ブルダウン位相と同期した同期信号を出力することが出来る。次に、順次走査化回路52について詳細に説明する。図7は順次走査化回路52の詳細なブロック図、図8は順次走査化回路52のタイムチャートである。図7中、71はクロック生成回路である。このクロ

ック生成回路71は、インタレーステレシネ信号を入力し、インタレーステレシネ信号の各画素に同期した書き込みクロックを生成する。

【0028】72はクロック周波数変換器であり、クロック生成回路71で生成されたクロックの速度を2倍し、読み出しクロックを生成する。73はタイミング信号生成回路である。このタイミング信号生成回路73は、クロック生成回路71のクロックとブルダウン位相検出器51の同期信号に基づいて、後述するフィールドメモリ74、75、76、77の書き込みタイミング信号WR1、WR2及び読み出しタイミング信号RD1、RD2及び、フィールドメモリ74、75、76、77を制御するSEL信号とを生成する。

【0029】74、75は奇数フィールドの信号を記憶するフィールドメモリである。このフィールドメモリ74、75は書き込みタイミング信号WR1とSEL信号とのタイミングに従って、書き込みクロックの速度でインタレーステレシネ信号のうち、奇数フィールドの信号を記憶していく。そして、読み出しタイミング信号RD1とSEL信号とのタイミングに従って、読み出しクロックの速度で記憶されている奇数走査線を一本毎に読み出していく。

【0030】76、77は偶数フィールドの信号を記憶するフィールドメモリである。このフィールドメモリ76、77は書き込みタイミング信号WR2とSEL信号とのタイミングに従って、書き込みクロックの速度でインタレーステレシネ信号のうち、偶数フィールドの信号を記憶していく。そして、読み出しタイミング信号RD2とSEL信号とのタイミングに従って、読み出しクロックの速度で記憶されている偶数走査線を一本毎に読み出していく。

【0031】78a~78tはAND回路、79a~79jは反転器、80a~80dはトライステートバッファである。次に、順次走査化回路52の動作を図8のタイムチャートを用いて説明する。まず、第1のフィールドでは、書き込みタイミング信号WR1とSEL信号がHighレベルなので、フィールドメモリ74に奇数走査線信号A1が書き込まれる。第2のフィールドでは、書き込みタイミング信号WR2とSEL信号がHighレベルなので、フィールドメモリ76に偶数走査線信号A2が書き込まれる。

【0032】第3のフィールドでは、書き込みタイミング信号WR1がHighレベル、SEL信号がLowレベルである。従って、フィールドメモリ75に奇数走査線信号B1が書き込まれる。第4のフィールドでは、書き込みタイミング信号WR2がHighレベル、SEL信号がLowレベルである。従って、フィールドメモリ77に偶数走査線信号B2が書き込まれる。

【0033】一方、第3のフィールドではSEL信号がLowレベルである為、フィールドメモリ74に書き込

まれた奇数走査信号A1が読み出しタイミング信号RD1のタイミングに基づいて、書き込み速度の2倍の速度で走査線一本ずつ読み出され、トライステートバッファ80aから出力される。同様に、SEL信号がLowレベルである為、フィールドメモリ76に書き込まれた偶数走査信号A2が読み出しタイミング信号RD2のタイミングに基づいて、書き込み速度の2倍で走査線一本ずつ読み出され、トライステートバッファ80cから出力される。従って、出力端子81からは奇数走査信号A1と偶数走査信号A2とが合成された順次走査テレビ信号Aが出力される。尚、SEL信号は2フィールドの間Lowレベルである為、フィールドメモリ74、76からは2フィールド分の信号が順次読み出されるため、順次走査テレビ信号の第1フレームと第2フレームの順次走査テレビ信号Aが生成されることになる。

【0034】又、第5のフィールドからSEL信号がHighレベルとなる為、フィールドメモリ75に書き込まれた奇数走査信号B1が、読み出しタイミング信号RD1のタイミングに基づいて、書き込み速度の2倍の速度で走査線一本ずつ読み出され、トライステートバッファ80bから出力される。同様に、フィールドメモリ77に書き込まれた偶数走査信号B2が読み出しタイミング信号RD2のタイミングに基づいて、書き込み速度の2倍の速度で走査線一本ずつ読み出され、トライステートバッファ80dから出力される。従って、出力端子81からは奇数走査信号B1と偶数走査信号B2とが合成された順次走査テレビ信号Bが出力される。尚、SEL信号は3フィールドの間Highレベルである為、フィールドメモリ75、77からは3フィールド分の信号が読み出され、順次走査テレビ信号の第3フレーム、第4フレーム及び第5フレームの順次走査テレビ信号Bが生成されることになる。

【0035】次に、ブルダウン位相の検出を安定させる為、タイムコード値を用いたアップコンバータについて説明する。図9はタイムコード値を用いたアップコンバータのブロック図である。図9中、ブルダウン位相検出器51、順次走査化回路52は図5のものと同様な構成なので説明を省略する。

【0036】91はタイムコード比較器である。このタイムコード比較器91は、ブルダウン位相検出器51からの同期信号を用いて、ブルダウン位相に同期した安定した同期信号を生成する。92は、ブルダウン位相検出器51からの同期信号とタイムコード比較器91からの同期信号とを切り換えるスイッチである。

【0037】以下、図10を用いて、タイムコード比較器91を詳細に説明する。101はフィールドパルス発生器である。このフィールドパルス発生器101は、インタレーステレビ信号のタイムコード信号を入力し、タイムコード値と同期した、すなわちインタレーステレビ信号のフィールドと同期したフィールドパルスを発

生する。

【0038】102は比較器である。この比較器102は、タイムコード信号で示されるタイムコード値と予め設定されたタイムコード値とを比較し、両者が一致するとパルスを出力する。103はカウンタである。このカウンタ103は、比較器102のパルスでカウント動作を開始し、フィールドパルスをカウントする。そして、ブルダウン位相検出器51からの同期信号でカウント動作を中止し、カウント値を出力する。

【0039】104は表示器である。この表示器104は、カウンタ103から出力されたカウント値を表示する。尚、表示されたカウント値は、設定されたタイムコード値のタイミングとブルダウン位相との差である。105は5進カウンタである。この5進カウンタ105は、比較器102のパルスで動作を開始し、フィールドパルスをカウントする。そして、5パルス毎に1回、パルスを出力する。

【0040】106は遅延回路である。この遅延回路106は、5進カウンタ105のパルスをセットされた遅延量だけ遅延する。セットする遅延量は、表示器104に表示された値をセットする。次に、上述の如く構成されたタイムコード比較器91の動作を説明する。ここでは、比較器102に設定するタイムコード値を3とする。

【0041】まず、比較器102にタイムコード値が、1、2…と順次入力される。タイムコード値3が入力されると、比較器102はパルスを出力する。すると、カウンタ103はカウント動作を開始し、フィールドパルスをカウントする。ここで、カウンタ103は、2をカウントした時点でブルダウン位相検出器51からの同期信号が入力される。そして、カウント動作を中止し、表示器104にカウント値を出力する。表示器104は2を表示する。

【0042】ここで、表示器104に表示された値、2を遅延回路106にセット、すなわち遅延回路106の遅延量を2とする。一方、5進カウンタ105は、比較器102のパルスでカウント動作を開始している。そして、タイムコード値が2、3、4、5、6となり、5カウントした時点でパルスを出力する。5進カウンタ105のパルスは、遅延回路106で2フィールド分遅延されて出力される。

【0043】遅延回路106から出力されるパルスは、タイムコード値5、10、15…と同期した、すなわちブルダウン位相と同期した信号となる。このようにすれば、ブルダウン位相を正しく検出することが出来るフィールドにおいてブルダウン位相検出器51を用い、その後タイムコード値を用いた同期信号にスイッチ92を用いて切り換えれば、ブルダウン位相を誤って検出してしまう場合、例えば、同一の画像のコマが連続する場合等、現フィールドの信号とこのフィールドから2フィー

ルド前の信号の差分以外の差分が0となってしまう場合であっても、ブルダウン位相と同期した同期信号を安定して得られる。

【0044】

【発明の効果】本発明によれば、高価な順次走査方式のテレシネ装置を用いず、インタレーステレシネ信号を順次走査テレシネ信号に変換することが出来る。又、タイムコード値を用いてブルダウン位相を得るようにすれば、同一の画像のコマが連続する場合等であっても、安定してブルダウン位相と同期した同期信号が得られる。

【図面の簡単な説明】

【図1】本発明のテレシネ変換方法を説明する為の図である。

【図2】本発明のテレシネ変換方法を説明する為の図である。

【図3】ブルダウン位相と同期した同期信号を説明する為の図である。

【図4】ブルダウン位相と同期した同期信号を説明する

為の図である。

【図5】本発明の第1のアップコンバータのブロック図である。

【図6】本発明のブルダウン位相検出器のブロック図である。

【図7】本発明の順次走査化回路のブロック図である。

【図8】順次走査化回路のタイムチャートである。

【図9】本発明の第2のアップコンバータのブロック図である。

【図10】本発明のタイムコード比較器のブロック図である。

【図11】インタレーステレシネ信号を説明する為の図である。


【符号の説明】

51 ブルダウン位相検出器


52 順次走査化回路

91 タイムコード比較器


【図1】




【図4】




【図2】




【図3】




【図5】




【図6】




【図8】




【図7】




【図10】



【図9】



【図11】



THIS PAGE BLANK (USPTO)